PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61079259 A

(43) Date of publication of application: 22.04.86

(51) Int. CI

H01L 29/78 H01L 27/12 H02H 7/20

(21) Application number: 59200886

(22) Date of filing: 26.09.84

(71) Applicant:

SEIKO INSTR & ELECTRONICS

LTD

(72) Inventor:

SHINPO MASAFUMI


(54) THIN-FILM TRANSISTOR DEVICE

(57) Abstract:

PURPOSE: To prevent breakdown by static electricity on the mounting of a TFT device by inserting a two terminal element, which can be manufactured at the same time as a TFT and has predetermined structure, between external extracting terminals for the thin-film transistor TFT.

CONSTITUTION: A TFT consists of a gate electrode 2, a gate insulating film 3, a semiconductor thin-film 4 and source-drain electrode 5, 6 formed onto a glass substrate 1, and a two terminal element is inserted between source and gate terminals 15, 12. The element is shaped onto an additional gate insulating film 13 deposited at the same time as the insulating film 3, an additional semiconductor thin-film 14 is formed at the same time as the thin-film 4 and first and second main electrodes 105, 106 at the same time as the electrodes 5, 6 and the thin-film 14 and the electrodes 105, 106 are short-circuited to the electrode 106 and the gate terminal 12. When static electricity is applied to the terminal 15, static electricity is shunted to the gate side through the source side of the TFT and the two terminal element, and voltage substantially drops. A distance between the first and second main electrodes for the two terminal element is made shorter than the channel length of the TFT in general.

COPYRIGHT: (C)1986,JPO&Japio





卵日本国特許庁(IP)

⑩特許出額公開

⑫公開特許公報(A) 昭61 - 79259

Mint Cl.4

識別記号

庁内整理番号

@公開 昭和61年(1986)4月22日

H 01 L 29/78 27/12

7/20

8422-5F

7514-5F 6959-5G

審査請求 未請求 発明の数 1 (全6頁)

9発明の名称

H 02 H

薄膜トランジスタ装置

创特 関 昭59-200886

包出 願 昭59(1984)9月26日

⑫発 者 新 文

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

セイコー電子工業株式 创出 頣

東京都江東区亀戸6丁目31番1号

会社

00代 理 人 弁理士 最上 務

1 - 発明の名称 寝腹トランジスタ装置

2.特許請求の範囲

(1)・趙泰基を上に、少なく共ゲート電話、ゲート 絶縁鍼、半導体弾鍼、ソース電艦、ドレイン電痕 から成る尊属トランジスタを与眼し、外部取り出 し場子を複数値有する存績トランジスタ装置にお いて、前配維子間もしくは前配維子と共通浮進電 延間の少なく共1つに、数配単導体運輸と開設に 形成された付加半導体存譲と、酸付加得護を吐る んで形成された第1主電感と第2主電極とから少 なく共成る2弾子第子を振続し、高電圧保護を行 なつたことを特徴とする常皿トランジスメ藝台。 (2) . 前配 2 端子素子が前配付加半等体 差無に対し 前記グート急級質と同時に形成された付加ゲート 絶縁離を含む第1絶殺鍼を介して平面的に意なる 煎配が~ト電極し同時に形成された付加ゲート電 乗を具備するととを特徴とする特許 根水の 鉱田鉱 1 項記載の容装トランジスタ装賞。

倒。前記付加ゲート電機が前配据2主電極と短路 しているととを特徴とする特許病水の範囲第2項 配営の推理トランジスタ基面。

(4) ・ 前記付加ゲート電磁が前記第1主電低に対し オフセットを形成していることを特徴とする特許 請求の範囲第8項記載の薄膜トランジスタ装置。 (5)。前記第1主電镀が前記付加ゲート電框に対し 反対偏の前記付加半導体 荐展表面に第2 絶縁鏡を 介して、前記第2主電極と平面的に重なるまで延 在する第1主電極既在都を有するととを特徴とす る特許開求の範囲第2項乃至第4項いずれか配数 の芽臭トランジスタ装置。

8、発明の詳細 左 世明

〔産弊上の利用分野〕

本苑明は、花貫トランジメタ(TFT)を塔撃 した装置で勢電気等高電圧に対し保護機能を有し た『ア『装世に関するものである。

(従来特新)

TPTは適常ガラス基板等の絶景差板上に設け

〔発明が解決しよりとする問題点〕

上述の如く、特電気保護のためエヌ工格教施技 にアド級合ヤショットキー銀合ダイオードを同時 に作りとむのは、工程が増える難点があつた。

本発明は、エアエ製造工程と同時に製造可能な 2 満子来子で、保護すべき端子に接続できる構造 を提供し、上記の問題を解決するものである。 [問題を解決するための手数]

-8-

領域を設定することも可能である。 「作用)

外部取り出し増子間、または外部取り出し増子 と共通呼遊覧種の間に非維形特性を有すつの場合を 素子を挿入することにより、例えば1つのも既子の 業子を別したととこの 様子を別している。 業子により、例えば1つのもの 様子を別している。 ま子のでは、のの は2億円である。 は2億円である。 は2億円である。 は2億円である。 は2億円である。 は2億円である。 は2億円である。 は200円である。 は200

[実施例]

以下に関係に沿つて本発明を詳述する。第1図 回は、本発明を1つの『リゴに通用した1実施例の平面図、第1図(6)は第1図(4)のB-B・線に沿った所面図、第1図(4)は第1図(4)のA-A・線に沿った新面図である。第1図(4)は静電気保護2雄

本発明は、エア工義館の外部取り出し端子間に 丁ア丁と同時に製造可犯な2 増子票子を挿入する 。または、上記2端子素子を、外部取り出し端子 と共通停送電框との間に挿入するものである。2端 子素子は、エアエとほぼ阿様を構造を有し、エア 7 の半導体課題と同時に形成された付加半導体費 誰を有しており、両端に第1及び第2主電循が設 けられている。また、TPTのゲート電極及びゲ - ト絶録解と同時に形成できる付加ゲート電攝及 び付加ゲート絶経襲を有し、進光と場合によれば 半導体弾簧にサヤンネルを形成する。とのチヤン ネル形成は、付加ザート電磁と第2主電極との短 終、または彩色組合による。さらに、この2唯子 当子が両方向に電流を流せる様に、付加半導体等 顕表面に絶象異を介して延在し、屛1主覚集と同 電位の第1主電振延在部を設ける。以上の2増子 案子は、内部のエアで動作に影響を与えない様、 テヤンネル長、テヤンネル幅、 Vez の選択がされ るが、さらに付加ゲート電極と原1主電板の期、 第1主電磁気在部と第2主電幅の間にオフセット

- 4 -

子条子等、第1回がは『アで毎の断面図を示す。 TFTは、ガラス、石英、セラミックス、絶縁物 コートされた導電基板等のいわゆる絶象基板1上 化形成され、ゲート製塩2、ゲート 船級概 8 、半 **導体弾旗も、ソース電振5、ドレイン電振6から** 成る。本例では、TFTのソース、ゲート帽子15 ,12の間に2端子業子を挿入した何を示した。2 端子業子は、基根1の上のゲート絶録頻8と同時 化堆積された付加ゲート絶殺費13上に形成され、 TPTの半導体響膜4と同時に堆積された付加半 **導体兼属はと、ソース。ドレイン電極5,8と何** 時に設けられた第1主電艦105、第2主電艦1 0 6 から放る。との例では、第 2 主気征 1 0 6 と ゲート娟子12を姐前している。本例において、例 えばソース端子15に鬱電気が印加すれば、鬱電気 はTPTのソース偶と2端子素子を適してゲート 側に分娩され実質的電圧は低下する。勿論、グー ト端子12とドレイン帽子間に2端子素子を挿入す ることも有効である。半導体存属4代4~9~) **以膜やぉ~8~~~~~ なんり なんしょく アフェ 及び** 2 雄子東子共に遊光を必要とする場合があるが、 図面では省略した。本例の2 雄子東子は、保護すべき静電気の範囲によつて異なるが、一般的にT J T のチャンネル長より短い第1 。第2 主電間 距離を有する。また、2 雄子東子の構造は、第1 図のに限らず、さらに他の例もあり後述する。

第1回旬~(a)では2増子素子を外部取り出し増 子間に入れた何を示したが、第2回は外部取り出 し増子と共通評整電極間に入れた平面図例を示す。第2回において、TFT装置の外部取り出し増 子10,20,30,40,...は例えばチップの同様 に位置するが、チップ外間に沿つて共通評遺電 100を設け、外部り出し増子10,20,30,40 ...と共通評遺電100号々の間に2増子 子110,120,180,140,...を解子入 する。例えば、増子10に印加された鬱電子次 第子末110、よる電100、2増子来 20,180,140,...を経でされたTPT 等を保護する。そのため、この例での2増子る

-7-

17より成る。この例では、付加ゲート電極12 は電気的に浮いており、避光の役目を果たす。また、探1及び終る主電板105,106との平面的重なりを大きくすれば、容量曲合で付加ゲート電板12の電位を制御でき付加半導体容費14にテナンネルを形成できる。表面保護銀17は、860ェ、ポリイミド等絶無調が用いられるが最上層に不透明等電腦を設ければ、避光と浮遊ゲートの備きを兼ねられる。

第4周乃至無6間は、無8回例の逆スタガー投
エアスと問時に作成できる2増子菓子の所面例で
ある。第4回は第8回似の2増子菓子の付加ゲート電艦12と第8主電艦106を振絡した例で、係
2主電艦106に電圧が印加されたときエアエの
マ****と程程間に値で電視が見れる。そのため静電
気保護菓子と用いるときには、エアエよりチャン
ネル長を長く、またはチャンネル幅を狭くすることが錯ましい。また、第2主電艦106を共通浮 遊電艦に接続することが好ましい。

第5関は、第4回の例において付加ゲート電源

は、外部取り出し電極側から共通浮遊電信仰へ電 促が使れるしきい値電圧よりも逆方向のしきい値 電圧の方が低いことが望ましい。共通浮遊電値は 、外部取り出し端子と同時に、またはゲート電極 または他電値と同時に形成できるので特に工程増 にはならない。

エアで装置に外部取り出し端子として共通接地 塊子がある場合には、この端子を共通浮遊電極と 同様に利用することができる。

以下に2組子素子の複数例について説明する。 第8間似は、本発明に使用される2組子来での 実施例を、第8間例のすまずの創造と対応を表示 す。ままでは逆スタガー構造例であり、基準度 がート電框2、ゲート絶機器8、半等体応じ避光 実も含む機能である。このままでに 変し、特殊で記る2組子素子は、ゲート電框 2と同時に形成される付加ゲート電磁12、以下向 様に付加ゲート絶機製13、付加半導体導質14、第 1及び第2主電艦105。106及び機能

- 8 -

12と終 1 主電極 1 0 5 の間に平面的重量をなくし、いわゆるオフセットを設け、見かけ上 ₹** を高くした例である。

財 6 回は、さらに知 5 回の例において避光膜を 第 1 主電振延在部 27として第 1 主電転 1 0 6 に接 続した例で、両方向に電佐を促しやすい構造を有 している。

第7回公とのは、本発明をゲート電極が半導体 群臨の上方に位置するいわゆるスタガー形ですす (解7回の)と同時帯散可能な222子(第7 国公の例である。第1 限的、第 8 国公、第 5 国及 び第 6 国の各額後に対応する2 機子案子 (第2 あるか、第 7 団体には第 4 団に対応する機子 赤した。第 7 団ののスタガー形ですない。 上の題光膜37、絶容器4、ゲートを破解8 でもるソース、ドレイン配練15 、16 から成って できるソース、ドレイン配練15 、16 から成って ない、選光膜37と同時形成できる は、選光膜37と同時形成できる 67、以下同様に範録解47、第1及び第2主電 報105、106、付加半導体得膜14、付加ゲー ト絶級質13、付加ゲート電額12から成り、付加ゲート電板12と第2主電弧106とが短絡され、必 硬化より第1が第2主電弧配線115,116が 設けられている。

以上、逆スタガ・形、スタガ・形でアでと何時 形成可能な2端子架子の何を述べてもたが、以上 の例に限らず本発明で用いる2端子架子は基本的 にでアでと同じ構造をもつているので、他の構造 のでアファックとをにも本発明は適用できる。 【 張明の効果 】

上述の加く、本発明によれば『『『英星の特に 実装工器における静電気破壊をなくせるので最終 的な影響』が向上し、コスト低級に役立つ。また 、 静電気対策のために特に製造工程の増加がない ことも他の利点である。

本発明を主化の〜86197英世について述べてもたが、多数品 Piz 早齢品86を初め他の半導体再該を用いた797を複数する英世についても

-11-

100.共选择选电话。

以上

出版人 七十二一電子工券株式会社 代職人 弁理士 最 上 游 本是男は適用でき、その工業的意義は大きい。

4 . 過源の傷 な数男

第1図似は本発明の一実施例を説明するための 平面図、終1図的は第1図似のB-B 「静にそつ 大板面図であり、第1図的は第1図似のA-A 「 静にそつた断面図である。第2図は本発明の他の 実施例の平面図、第8図似及び第8図的はそれぞ れ本発明で用いる2端子素子とエアエの構造例の 断面図、第4図乃至第6図はそれぞれ本発明で用 いる2端子素子の無造例の断面図、第7図似及び 第7図的はそれぞれ本発明による他の実施例の2 端子素子とエアエの業造例の断面図である。

1、・基板、2・・ゲート電磁、8・・ゲート 絶級数、4・・学導体導展、5・・ソース電磁、 6・・ドレイン電磁、7・17・・接面保護展、12 ・・付20ゲート電磁、13・・付加ゲート絶級膜、 14・・付20学導体導展、105・・第1主電極、 106・・第2主電極、27・57・・第1主電極 延在部、10・20・30・40・・外部取り出し電極、

- 12 -

